WINBONDSPIFLASH(W25Q32JV)仿真模型应用小技巧FPGA在调用SPIFLASH(W25Q32JV)的verilog模型做仿真时，要把三个配套的配置文件放到modelsim工程目录另外最好改一下模型中的擦除时间，避免跑一把仿真等到天荒地。
1、 DSP28335与 FPGA通过XINTF总线 通信问题
code没有问题。DSPFPGA连接的线路作为FPGA的输入口，应该不会影响DSP。建议同时检查1是读还是写。不知道你想实现什么功能，但是我看到你的FPGA程序把数据设置为输入型，我觉得应该是设置为输入输出型。我也在研究这个。我通过连接仿真器28335和fpga可以正常传输数据通信但是dsp程序写到flash后会卡死。不知道你的问题解决了没有。
2、 FPGA通过某种通用 接口(如 SPI
既然是FPGA模拟时序，这个时间要求当然是在这个范围内，就是你实现的时序是基于别人的要求，或者你可以按照最标准的SPI-3/时序来做。谢谢你的回答，但你能更详细地解释一下吗？FPGA本身不知道外部芯片的时序要求。它也是通过io端口满足的。比如ad需要切换周期，只需在fpga中增加一个定时器，在一定时间内给外部新芯片脉冲。
其次，在FPGA的设计中满足了外部器件的时序要求，包括两个部分，一个是功能实现，一个是时序约束。基本功能可以通过编写代码和检查外部芯片的时序要求来实现，以满足建立/保持要求。就SPI的时序要求来说，CLK、DI、DO的时序要求非常简单，很容易满足(如果没有，就看这个时序图设计一个电路，或者网上下载一个成熟的电路来了解一下)。
3、STM32和 FPGA通过 SPI进行通讯
我们先来看看SPI的时间顺序。这很简单，但是SPI时序不是唯一的，你可以用任何一个。然后stm32网络上有很多节目，建议先测试模拟的。如果有示波器，可以直接用STM 32-1，知道stm32的时序后，配合STM32就足够了。至于用Verilog或者VHDL看个人爱好，网上搜索Verilog SPI program应该能找到很多。