阿波罗计划的导航计算机缓冲器，目前在私人收藏家手里。这个计算机的设计开始于1965年，正好也是摩尔定律提出来的那一年，不过阿波罗计划的计算机并没有来得及使用集成电路，可以看到所有的与非门都是一个个小的电路板，上面用晶体管，电阻和电容等制作的一个个逻辑门，然后再用跳线连接起来，形成一个计算机的缓冲器，早期航天用计算机就是这么的笨重。
1、用异或门和与非门设计一位全加器电路
如图：全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器。如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法。
如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法。扩展资料：全加器是组合逻辑电路中最常见也最实用的一种，考虑低位进位的加法运算就是全加运算，实现全加运算的电路称为全加器。而其功能设计可以根据组合逻辑电路的设计方法来完成。
2、如何用与门、或门和非门组成(与或非门
非门就是其实就是一个N沟道增强型的MOS管，也就是一个反相器。与门就是两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极（这是与非门），输出端再连一个非门（就是上面提到的反相器)(加一个非门是为了把与非变成与）或门就是两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。
3、急求!如何用74ls161和与非门设计四进制计数器。
设计四进制计数器，有两种方法：同步置数法或异步清零法。此处采用同步置数法。要使计数器为4进制，即循环0000~0011这4个状态。可使D0~D3接地，即预置数0000，将Q0和Q1接与非门输入端，与非门输出端接/LD。这样，当计数器由0000计到0011时，与非门输出为低电平，/LD端口有效，使计数器从预置数0000处重新开始计数，就此完成了四进制计数。
4、如何用与非门设计一个四变量多数表决电路?
(1)真值表ABCDF00000000100010000110010000101001100011111000010010101001011111000110111110111111(2)逻辑函数FABCD+ABCD+ABCD+ABCD+ABCDABC+ABD+ACD+BCD(3)与非形式F[（ABC）（ABD）（ACD）（BCD）]｛[AB(CD）][CD(AB)]｝’（4）。